数字逻辑设计及应用

已有 1490人学习

开始学习

课程概述

数字逻辑设计及应用课程是电子信息工程、通信、自动化等信息技术类专业的一门重要学科基础课程,同时也是一门重要工程技术课程,是研究数字系统设计的入门课程。它是电子科技大学3+6(“高等数学、大学物理、大学英语” +“ 电路分析基础、低频模拟电子技术、数字逻辑设计及应用、微机原理及应用、信号与系统、电磁场与波”)核心基础课程之一,是“国家工科电工电子基础教学基地”重点建设课程。

在本课程中,将介绍数字逻辑电路的分析设计方法和基本的系统设计技术;培养学生综合运用数字电路知识分析解决问题的能力以及工程性设计方面的基本素养。通过本课程的学习,学生将掌握数字逻辑电路的基本理论和基本分析、设计方法,为学习后续课程奠定扎实的数字电路知识基础。

本课程在培养学生严肃认真的科学作风和抽象思维能力、分析设计能力、总结归纳能力等方面具有重要作用。

配套MOOC课程,电子科技大学“数字设计FPGA应用”。该课程可同步学习或在本课程之后学习。

?

授课目标

第四章 组合逻辑设计原理
4.1 开关代数的公理和定理
4.2 正负逻辑、对偶关系、反演关系的应用
4.3逻辑函数的多种表达形式以及相互之间的...
4.4逻辑函数的卡诺图化简方法-1
4.5逻辑函数的卡诺图化简方法-2
4.6逻辑函数的卡诺图化简方法-3
4.7定时冒险
第二章 数制与编码
2.1 数制转换
2.2 二进制的算术运算
2.3 符号数的表示
2.4 二进制补码的加法和减法
2.5 信息的二进制编码
2.6 格雷码和检错纠错码
第三章 数字电路
3.1 数字系统的逻辑实现
3.2 开关电路与CMOS结构
3.3 CMOS结构的扩展
3.4 电压与电流的容限设置
3.5 集成电路的设计规范
3.6 片内的最大集成设计
3.7 信号传输延迟与功耗
3.8 集成块输入端口设计
3.9 集成块输出端口设计
3.10 集成块与外部电路的匹配
第一章 绪论
1.1 课程简介
1.2 模拟与数字
1.3 数字技术
第七章 时序逻辑设计原理
7.1 时序逻辑电路概述
7.2 双稳态器件
7.3 SR锁存器
7.4 D锁存器
7.5 D触发器
7.6 其他D触发器
7.7 JK触发器和T触发器
7.8 状态机结构
7.9 时钟同步状态机分析
7.10 时钟同步状态机分析2
7.11 时钟同步状态机设计1
7.12 时钟同步状态机设计2
7.13 雷鸟车尾灯
7.14 状态机时序
第五章 硬件描述语言HDL
5.1 FPGA及HDL简介
5.2 Verilog HDL
5.3 组合电路设计
5.4 时序电路设计
第六章 组合逻辑设计-
6.1 组合逻辑设计-文档标准
6.2 组合逻辑设计-译码器
6.4三态缓冲器
6.5多路复用器
6.6多路分配器和奇偶校验电路
6.7 比较器
6.8加法器
6.3 编码器
第八章 时序逻辑设计实践
8.1 时序逻辑电路的标准文档
8.2 集成锁存器和触发器
8.3 计数器工作原理
8.4 二进制计数器的功能特点
8.5 计数模块应用1
8.6 计数模块应用2
8.7 计数模块应用3
8.8 移位寄存器的工作原理及应用
8.9 移位寄存器构建计数器的工作原理
8.10 环形计数器的自校正问题
8.11 扭环形计数器的设计
8.12 线性反馈移位寄存器计数器的原理
8.13 迭代电路和时序电路的关系
8.14 序列发生器的设计